AMD ha svelato la sua roadmap 2026-2027 per i data center, puntando tutto sull’architettura Zen 6 a 2 nanometri. Il protagonista sarà il processore EPYC “Venice”, un mostro di potenza che raggiungerà i 256 core e raddoppierà la banda di memoria rispetto alla generazione attuale. Sul fronte dell’IA, AMD risponde a Nvidia con gli acceleratori Instinct MI400, capaci di toccare i 40 PFLOPS, e con Helios, il suo primo sistema a rack intero raffreddato a liquido che integrerà 72 GPU interconnesse. La strategia è chiara: rilasciare nuovi prodotti ogni anno per trasformare il vantaggio tecnologico in quote di mercato, sfidando i futuri chip “Rubin” di Nvidia con configurazioni che promettono una gestione della memoria HBM4 senza precedenti.
AMD ha presentato i piani per i prossimi due anni nel settore dei data center, un mercato in cui la società ha conquistato una quota del 29% alla fine del 2025, partendo da meno dell’1% nel 2017. La strategia prevede un rilascio annuale di nuovi prodotti sia per l’intelligenza artificiale che per i processori tradizionali da server, con l’obiettivo di consolidare la crescita in un segmento sempre più competitivo.
Tra il 2026 e il 2027 arriveranno processori EPYC di sesta generazione basati su architettura Zen 6, acceleratori per AI della serie Instinct MI400 e MI500, e sistemi rack-scale di nuova concezione. Si tratta di un’offensiva su più fronti che punta a rispondere alle esigenze di cloud provider, aziende e centri di supercalcolo.
EPYC Venice: 256 core Zen 6 su processo a 2 nm
Il processore EPYC Venice rappresenta la sesta generazione della linea server di AMD e sarà il primo a utilizzare l’architettura Zen 6 realizzata con il processo produttivo N2 di TSMC, a 2 nanometri. La CPU potrà arrivare fino a 256 core ad alte prestazioni, con un incremento del 33% rispetto agli attuali EPYC Turin che raggiungono i 192 core compatti Zen 5c.
Venice adotterà il nuovo formato SP7, che consente di integrare più die di calcolo nel package, aumentare i canali di memoria e migliorare le capacità di input/output. La larghezza di banda della memoria salirà a 1,6 TB/s per socket, più del doppio rispetto ai 614 GB/s attuali, probabilmente grazie al supporto per moduli avanzati come MR-DIMM o MCR-DIMM.
Anche la connettività con gli acceleratori verrà potenziata: AMD raddoppierà la banda tra CPU e GPU, probabilmente tramite l’adozione di PCIe 6.0, che offre circa 128 GB/s bidirezionali per link. Con fino a 128 linee PCIe, Venice sarà in grado di gestire volumi di dati molto più elevati tra processori e acceleratori come gli Instinct MI400. Secondo AMD, Venice offrirà fino al 70% di prestazioni in più rispetto agli EPYC 9005, anche se non sono stati specificati i carichi di lavoro di riferimento.
È stata inoltre anticipata una versione EPYC Venice-X con cache L3 aggiuntiva tramite tecnologia 3D V-Cache, destinata a piattaforme di AI sovrana e calcolo ad alte prestazioni che richiedono performance elevate su singolo thread.
EPYC Verano nel 2027: Zen 6 evoluto o Zen 7?
Per il 2027 è previsto l’arrivo di EPYC Verano, un processore che AMD non ha ancora classificato ufficialmente come settima generazione. Non è chiaro se si baserà su architettura Zen 7 o su una versione evoluta di Zen 6, magari denominata Zen 6+. L’azienda non ha fornito dettagli tecnici, ma il timing coincide con la produzione su larga scala del processo A16 di TSMC, prevista per fine 2026.
A16 sarà il primo nodo produttivo di TSMC a integrare la distribuzione dell’alimentazione dal lato posteriore del chip, una caratteristica che migliora efficienza e distribuzione della potenza, particolarmente utile per CPU e acceleratori di grandi dimensioni. Sebbene AMD non abbia confermato quale tecnologia produttiva utilizzerà nel 2027, l’adozione di A16 appare plausibile. Riarchitettare la distribuzione energetica di Zen 6 potrebbe offrire un incremento prestazionale senza dover passare a una microarchitettura completamente nuova, semplificando il debug e riducendo i rischi.
Instinct MI400: tre acceleratori per carichi diversi
Con la serie Instinct MI400, AMD introdurrà tre prodotti distinti basati su sottoinsiemi diversi dell’architettura CDNA 5, ciascuno ottimizzato per specifici tipi di carico di lavoro. Questa strategia consente di semplificare le unità di esecuzione, migliorare l’efficienza energetica e massimizzare le prestazioni, pur richiedendo investimenti aggiuntivi per il tapeout su processo a 2 nm di TSMC.
I modelli Instinct MI440X e MI455X sono progettati per il calcolo AI a bassa precisione, supportando formati come FP4, FP8 e BF16. L’MI440X sarà alla base della piattaforma Enterprise AI di AMD, con server dotati di un processore EPYC Venice e otto acceleratori MI440X, pensati per deployment on-premises con requisiti di alimentazione e raffreddamento compatibili con le infrastrutture esistenti.
L’Instinct MI455X sarà invece il modello di punta per AI, progettato per offrire le massime prestazioni all’interno dei sistemi rack-scale Helios, che utilizzeranno raffreddamento a liquido. AMD ha indicato che MI455X dovrebbe raddoppiare le prestazioni rispetto a MI355X, aumentare la capacità di memoria del 50% e la banda di oltre il 100%. Le prestazioni raggiungeranno 40 PFLOPS densi in FP4, un valore leggermente inferiore ai 50 PFLOPS previsti per la GPU Rubin di Nvidia.
Il modello Instinct MI430X è invece destinato ad ambienti di AI sovrana e supercalcolo, con supporto per precisione FP32 e FP64, necessarie per carichi di lavoro tradizionali di calcolo tecnico. AMD prevede che i clienti che adotteranno MI430X utilizzeranno anche processori EPYC Venice-X con cache aggiuntiva.
Per la connettività interna AMD utilizzerà Infinity Fabric, mentre per il collegamento tra acceleratori è previsto UALink, il primo standard di interconnessione aperto per acceleratori AI. L’implementazione su larga scala dipenderà dal supporto dell’ecosistema, con aziende come Astera Labs, Auradine, Enfabrica e Xconn. Secondo alcune indiscrezioni, AMD starebbe valutando una connettività UALink-over-Ethernet.
Helios: il primo sistema rack-scale di AMD
Instinct MI455X e UALink sono i componenti fondamentali di Helios, il primo sistema rack-scale di AMD per l’intelligenza artificiale. La configurazione includerà processori EPYC Venice, 72 acceleratori Instinct MI455X interconnessi tramite UALink o UALink-over-Ethernet, 31 TB di memoria HBM4 con banda di 1400 TB/s, e una potenza di calcolo di 2900 PFLOPS densi in FP4.
Helios risulterà inferiore al sistema VR200 NVL72 di Nvidia in termini di prestazioni di calcolo, ma potrebbe avere un vantaggio nei carichi di lavoro dipendenti dalla memoria grazie alla maggiore capacità di HBM4. Il sistema utilizzerà inoltre schede di rete Pensando Vulcano, tra le prime ad offrire connettività 800 GbE conforme alle specifiche Ultra Ethernet.
Secondo alcune indiscrezioni, AMD potrebbe posticipare la disponibilità diffusa di Instinct MI455X e Helios dalla seconda metà del 2026 al secondo trimestre 2027, voci però smentite dall’azienda. Le incertezze sulla disponibilità degli switch UALink nel 2026 influenzano comunque le aspettative sul lancio. È possibile che i primi lotti di sistemi rack-scale vengano riservati a clienti come Meta e OpenAI, con cui AMD ha siglato contratti multimiliardari, mentre altri acquirenti potrebbero riceverli nel corso del 2027.
Instinct MI500 e MegaPod da 256 GPU nel 2027
Per il 2027 AMD ha in programma la serie Instinct MI500, basata sull’architettura CDNA 6. Il sistema rack di nuova generazione dovrebbe integrare 64 processori EPYC Verano e 256 package GPU Instinct MI500, distribuiti su tre rack interconnessi.
L’architettura, provvisoriamente denominata Instinct MI500 UAL256, prevede due rack esterni con 32 vassoi di calcolo ciascuno, ognuno dotato di un processore EPYC Verano e quattro acceleratori Instinct MI500. Il rack centrale ospiterà 18 vassoi dedicati agli switch UALink che collegano il cluster. Complessivamente, il deployment includerà 64 vassoi di calcolo e 256 moduli GPU, con raffreddamento a liquido sia per i componenti di calcolo che per l’hardware di rete.
Rispetto al pod Kyber VR300 NVL576 di Nvidia, che integra 144 GPU quad-chiplet, la configurazione MI500 UAL256 di AMD offre circa il 78% di package GPU in più per sistema. Non è ancora chiaro se la piattaforma potrà eguagliare le prestazioni attese di NVL576, che dovrebbe offrire 147 TB di memoria HBM4 e circa 14.400 PFLOPS in FP4.
Il lancio del sistema è previsto per fine 2027, in concomitanza con l’arrivo delle piattaforme Kyber VR300 NVL576 di Nvidia. Se la tempistica verrà rispettata, entrambe le aziende inizieranno probabilmente la produzione su larga scala dei rispettivi sistemi rack-scale nel 2028, con AMD che punta a rimanere competitiva anche oltre il 2027 in vista delle architetture future come Feynman di Nvidia.
